Processadors

Amd podria solucionar els problemes de memòria de epyc rome amb un interposer

Taula de continguts:

Anonim

AMD va tornar a la competitivitat en el mercat de centres de dades amb els seus processadors empresarials EPYC, que són mòduls de fins a quatre matrius Zeppelin de 8 nuclis. Cada matriu té el seu propi pont nord integrat, que controla la memòria DDR4 de 2 canals i un complex d'arrels PCI-Express gen 3.0 de 32 vies. En les aplicacions que requereixen un ús intensiu de l'ample de banda de la memòria, aquest enfocament de la memòria no localitzada presenta colls d'ampolla en el disseny que es solucionarien en els nous Rome.

AMD EPYC Rome tindria un disseny de memòria monolític

La família de processadors Ryzen Threadripper WX accentua molts d'aquests colls d'ampolla, en el cas d'aplicacions de codificació de vídeo que requereixen molta memòria, es veuen caigudes en el rendiment a mesura que les matrius sense accés directe a E / S no tenen ample de banda de memòria. La solució d'AMD a aquest problema és dissenyar la CPU mor amb un Northbridge deshabilitat aquesta solució podria implementar-se en els seus propers processadors EPYC de segona generació, el nom en codi és "Rome".

Et recomanem la lectura del nostre article sobre AMD Ryzen Threadripper 2990WX Review en Español

Els MCM de pròxima generació d'AMD podrien veure un disseny centralitzat de el controlador de sistema envoltat de dies, que podrien estar tots en un interposer de silici, de el mateix tipus que es troba en les GPU Vega 10 i Fiji. Un interposer és una matriu de silici que facilita el cablejat microscòpic d'alta densitat entre les matrius d'un MCM. A diferència dels processadors EPYC de la generació actual, aquesta interfície de memòria és veritablement monolítica, molt semblant a la implementació d'Intel.

El controlador de sistema també compta amb un complex arran PCI-Express gen 4.0 X96, que pot gestionar fins a sis targetes gràfiques amb ample de banda x16, o fins a dotze en x8. La matriu també integra el Southbridge, conegut com Server Controller Hub, que implementa interfícies d'E / S comuns com SATA, USB i altres E / S heretades de baix ample de banda, a més d'algunes altres línies PCIe.

font techpowerup

Processadors

Selecció de l'editor

Back to top button