Intel anuncia els nous Xeon cascade lake amb fins a 48 nuclis

Intel ha anunciat la propera família de processadors Xeon Cascade Lake que planeja llançar a la primera meitat de l'any que ve. Les noves parts representen una millora substancial, amb h asta 48 nuclis i 12 canals de memòria DDR4 per sòcol, admetent fins a dos sockets.

Intel Xeon Cascade Lake tindrà un disseny no monolític

Aquests processadors Cascade Lake ofereixen un nivell de rendiment més alt que els processadors escalables (SP) de Xeon. Els xips Xeon SP actuals utilitzen un encuny monolític, amb fins a 28 nuclis i 56 fils. Cascade Lake AP serà en canvi un processador de múltiples xips amb múltiples encunys en un sol paquet. AMD està utilitzant un enfocament similar per als seus productes comparables, els processadors EPYC s'usen quatre encunys en cada paquet.

Et recomanem la lectura del nostre article sobre AMD podria solucionar els problemes de memòria de EPYC Rome amb un interposer

El canvi a un disseny de múltiples xips, probablement es deu al fet que a mesura que les matrius es fan més i més grans, és més probable que continguin un defecte. Utilitza diversos encunys més petits ajuda a evitar aquests defectes. A causa de que el procés de fabricació de 10 nm d'Intel encara no és prou bo per a la producció en el mercat massiu, el s nous Xeons continuaran fent servir una versió de el procés de 14 nm de la companyia. L'enorme quantitat de canals de memòria requerirà un enorme sòcol, que actualment es considera un connector pin de 5903.

En particular, Intel està llistant només un recompte de nuclis per a aquests processadors, en lloc de la combinació habitual de recompte de nuclis i fils. No està clar si això significa que els nous processadors no tindran HT, o si la companyia prefereix emfatitzar els nuclis físics i evitar algunes de les preocupacions de seguretat que pot presentar el HT en certs escenaris d'ús.

En general, la companyia reclama una millora de l'rendiment de l'20 per cent respecte als Xeon SP actuals i de l'240 per cent respecte a l'EPYC d'AMD, amb majors guanys en càrregues de treball que requereixen un ús intensiu de l'ample de banda de memòria. Els nous processadors inclouran una sèrie de noves instruccions AVX512 dissenyades per millorar el rendiment de les xarxes neuronals en funcionament.

font techpowerup