Tiger lake: el xip de 10 nm empaqueta un 50% mes de cache l3

Tiger Lake-U presentarà un augment de l'50% en la capacitat de memòria cau L3, que passarà de 8MB a 12MB, per la publicació d'un bolcat de processador per part de @ InstLatX64 a Twitter. Això significa un augment de fins a 3MB de memòria cau L3 per nucli.

Tiger Lake-U presentarà un augment de l'50% en la capacitat de memòria cau L3

Com era d'esperar, el model Tiger Lake-U és un processador de 4 nuclis amb HyperThreading. La imatge publicada també revela que la mostra d'enginyeria funciona a 3.4GHz, una freqüència respectable per a un model de pre-producció.

La imatge també conté un munt de banderes que representen els conjunts d'instruccions suportats. Confirma el suport de AVX-512 com Sunny Cove, però no sembla tenir la bandera avx512_bf que s'esperaria si hagués suportat bfloat16 com els processadors Cooper Lake Xeon de principis de l'any que ve.

El bolcat mostra que el Tiger Lake-U de quatre nuclis té 12MB de memòria cau L3 total, un augment de l'50%. Això encaixa amb el redisseny de memòria cau que Intel havia revelat per Willow Cove, el nucli de CPU de Tiger Lake, encara que és probable que el redisseny de memòria cau impliqui canvis més grans que un simple augment de mida. Per exemple, una memòria cau més gran té una latència més alta, de manera que és probable que hi hagi algun ajust més sota el capo.

Tiger Lake ja es podrà llançat el pròxim any. Aquests processadors també comptaran amb els gràfics integrats Gen12 'Xe', que tindran una nova funció de visualització i una gran actualització del conjunt d'instruccions. Us mantindrem informats.

font tomshardware