Processadors

TSMC parla del seu procés de fabricació a 5nm finfet

Taula de continguts:

Anonim

El nou procés de fabricació a 7nm FinFET (CLN7FF) de TSMC ha entrat en la fase de producció en massa, amb això a fosa ja està planificant el seu full de ruta de l'procés a 5nm, que espera tenir a punt en algun moment el 2020.

TSMC parla de les millores del seu procés a 5nm, el qual es basarà en tecnologia EUV

5nm serà el segon procés de fabricació de TSMC a utilitzar la litografia EUV (Extreme Ultraviolet), l a qual permet impulsar increments enormes en la densitat de transistors, amb una reducció d'àrea de l'70% en comparació amb 16nm. El primer node de la companyia a utilitzar la tecnologia EUV serà el de 7nm + (CLN7FF +), tot i que EUV es farà servir amb moderació per reduir la complexitat en la seva primera implementació.

Et recomanem la lectura del nostre post sobre L'arquitectura AMD Zen 2 a 7 nm es presentarà aquest mateix any 2018

Això servirà com una fase d'aprenentatge de cara a l'ús de EUV en gran mesura en el futur procés a 5 nm, el qual oferirà una reducció de l'20% en el consum d'energia amb el mateix rendiment, o un guany de rendiment de l'15% amb el mateix consum d'energia, pel que fa als 7nm. On si hi haurà gran millores amb els 5nm, és en la reducció de l'àrea d'un 45%, el que permetrà col·locar un 80% més de transistors en la mateixa unitat d'àrea que amb els 7nm, cosa que permetrà crear xips extremadament complexos amb formats molt més petits.

TSMC també vol ajudar als arquitectes a aconseguir majors velocitats de rellotge, per això ha declarat que una nova manera de "Tensió d'Llindar Extremadament Baix" (ELTV) permetrà que les freqüències dels xips augmentin fins a un 25%, tot i que el fabricant no ha entrat en grans detalls sobre aquesta tecnologia o quin tipus de xips pot ser aplicada.

font overclock3d

Processadors

Selecció de l'editor

Back to top button