Western digital anuncia el processador swerv RISC

Western Digital ha estat treballant amb l'arquitectura oberta de conjunts d'instruccions RISC-V (ISA), mitjançant la qual qualsevol persona pot produir un disseny de processador sense pagar res a regalies o drets de llicència. Finalment ha anunciat el processador SweRV RISC-V amb llicència Open Source.

Nou processador SweRV RISC-V amb llicència Open Source

En 2017, la companyia es va comprometre a canviar a RISC-V en els seus productes de processament d'emmagatzematge, amb vistes a enviar MIL MILIONS de nuclis en els propers dos anys. Nvidia també ha començat a passar dels nuclis patentats a RISC-V per impulsar l'entrada / sortida en els seus productes gràfics, Rambus fa servir RISC-V en parts de seguretat, i fins i tot ha trobat el seu camí en els controladors d'emmagatzematge SSD.

Et recomanem la lectura del nostre article sobre Windows 10 ARM podrà córrer aplicacions de 64 bits de forma nativa

El nucli de SweRV en si mateix és una implementació superescalar de dues vies de la variant de 32 bits de la ISA RISC-V, que presenta una canonada de nou etapes capaç de carregar múltiples instruccions, per a l'execució simultània en ordre. Implementat, en l'actualitat, en un node de procés CMOS de 28nm, el nucli s'executa en fins a 1.8Ghz i aconsegueix un rendiment estimat de 4.9 CoreMarks per megahertz.

Western Digital ha confirmat que té previst no només usar SweRV en els seus propis productes sinó també llançar-sota una llicència de codi obert. Ja ho ha fet amb dues tecnologies de suport: el simulador de conjunt d'instruccions de SweRV (ISS), a través de el qual les parts interessades poden provar el nucli; i OmniXtend, que implementa memòria cau coherent sobre un teixit Ethernet, que s'enfoca en tot, des CPU fins GPU i coprocessadors d'aprenentatge automàtic.

El SweRV es llançarà en el primer trimestre del 2019, va confirmar Western Digital. Què et sembla l'anunci d'aquest processador SweRV RISC-V amb llicència Open Source?

font techpowerup