Amd milà, els cpus epyc de pròxima generació tindrien 15 encunys

Sembla que AMD està treballant en alguna cosa molt interessant. Segons les fonts, estan treballant activament en un disseny de 15 encunys per EPYC AMD Milà. Considerant que un d'aquests ha de ser un encuny IO, això implica que hi haurà al menys una variant de Milà amb 14 encunys en comparació amb els 8 de Rome.

AMD Milà, Els CPU EPYC de pròxima generació tindrien 15 encunys

Segons Wccftech que pregunto a un enginyer, algunes d'aquests 14 encunys estarien destinats a ser memòria HBM.

8 canals DDR4 només té prou ample de banda disponible per gestionar òptimament 10 matrius de CPU (80 nuclis de CPU) a el màxim. Això vol dir que estan buscant un disseny de 8 matrius (64 nuclis de CPU) o un disseny de 10 matrius pel que fa a la banda de la CPU. Deixant de banda la matriu IO, això deixa 6 o 4 encunys sense comptabilitzar i probablement acabaran com a memòria HBM, segons les especulacions.

HBM pot oferir una acceleració substancial, però això implica que aquesta variant en particular va a utilitzar un interposer. En poques paraules, això significa que, llevat que AMD decideixi retardar aquesta variant fins DDR5, es tracta d'una configuració agost + 6 + 1 (CPU + HBM + IO) o d'una configuració 10 + 4 + 1 (CPU + HBM + IO).

Visita la nostra guia sobre els millors processadors de mercat

Un disseny basat en interposer amb HBM a bord seria capaç d'oferir uns temps d'accés i transferència molt més ràpids que la memòria tradicional basada en DDR, en la qual el canal DDR pot actuar com un coll d'ampolla. Això resultarà en algunes acceleracions significatives per a aplicacions que depenen en gran mesura de la memòria.

Val la pena esmentar que les filtracions anteriors han assenyalat que AMD Milà té un disseny agost + 1. Depenent de com s'interpreti això, podria significar que Milà tindria dues variants. Us mantindrem informats.

font wccftech